PATENT ABSTRACTS OF JAPAN

TPA05-173745

(11)Publication number:

05-173745

(43)Date of publication of application: 13.07.1993

(51)Int.CI.

G06F G09G 5/00

G09G 5/14 G09G 5/36

(21)Application number: 03-344714

(71)Applicant:

TOSHIBA CORP

(22)Date of filing:

26.12.1991

(72)Inventor:

YOSHIDA HIROTERU


(54) DISPLAY CONTROL SYSTEM

(57)Abstract:

PURPOSE: To improve operability by displaying the window of a first graphic sub system and display in the full picture mode of a second graphic sub system on the same screen while mixing both kinds of display.

CONSTITUTION: This system is provided with a video RAM area 7C for second graphic sub system to be accessed by a CPU 3 and a video RAM area 7a for it graphic sub system to be accessed by a graphic system processor(GSP) 5.

e CPU 3 executes an application program prepared to be displayed in the full picture mode of the second graphic sub system and writes display data in the RAM area 7C. The GSP 5 executes the mixed display in the first window and the second full picture mode by cutting the window at the prescribed position of the RAM area 7a and executing display in the full picture mode of the second graphic sub system.



LEGAL STATUS

nate of request for examination

Late of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C): 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-173745

(43)公開日 平成5年(1993)7月13日

(51)Int.CL* G 0 6 F	3/14	織別記号 350 A	庁内整理番号 7165—5B	FI			技術表示箇所
G 0 9 G	5/00	M	8121-5G		•	•	
	5/14		8121-5G		•		
	5/36	•	9177-5G		•		

審査請求 未請求 請求項の数2(全10頁)

(21)出願番号

特願平3-344714

(22)出願日

平成3年(1991)12月26日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 善田 浩輝

東京都青梅市末広町2丁目9番地 株式会

社東芝青梅工場内


(74)代理人 弁理士 鈴江 武彦

(54)【発明の名称】 表示制御方式

(57)【要約】

【目的】第1グラフィックサブシステムのウインドウ表示と第2グラフィックサブシステムのフル画面モードでの表示を混在してフラットパネル表示装置の同一画面上に表示する。

【構成】CPUによりCRTの表示データが書き込まれる第2ビデオRAMエリアが設けられる。描画用コプロセッサは第2ビデオRAMエリアから表示データをリードし、エミュレートしてフラットパネルの第1ビデオRAMの任意位置に、第2ビデオRAMエリアをウィンドウとして設定すると共に、第1VRAMエリア内の所定位置にフル画面モードでの表示データを設定する。



1

【特許請求の範囲】

【請求項1】 高解像度フラットパネル表示装置をサポートする第1グラフィックサブシステムと;前記第1グラフィックサブシステムを用いて、低解像度表示装置をサポートする第2グラフィックサブシステムをエミュレートする手段と;および前記第1グラフィックサブシステムのウインドウ表示と第2グラフィックサブシステムのフル画面モードでの表示を混在して前記フラットパネル表示装置の同一画面上に表示する手段とを備えたことを特徴とする表示制御方式。

【請求項2】 フラットパネル表示装置をサポートする 第1 グラフィックサブシステムと:前記第1 グラフィックサブシステムと:前記第1 グラフィックサブシステムを用いて、CRT表示装置をサポートする第2 グラフィックサブシステムをエミュレートする手段と:および前記第1 グラフィックサブシステムのウィンドウ表示と第2 グラフィックサブシステムのフル画面 モードでの表示を混在して前記フラットパネル表示装置の同一画面上に表示する手段とを備えたことを特徴とする表示制御方式。

【発明の詳細な説明】

[0001]

【産業上の利用分野】との発明は、CRT(Cathode Ray Tube)ディスプレイ等のインターレースディスプレイや、フラットパネルディスプレイ等のノンインターレースディスプレイが接続可能なパーソナルコンピュータやパーソナルワークステーション等のコンピュータシステムに使用するのに適した表示制御方式に関し、特に高解像度モード画面と低解像度モード画面との混在表示方式に関する。

[0002]

【従来の技術】従来より、パソコン用グラフィックスコントローラ(ビデオサブシステム)としてVGA(Video Graphics Array)(第2グラフィックサブシステム)が使用されている。VGAはディスプレイへの表示を制御するメカニズムを備え、解像度が640x480画素、色数が256色の表示機能を有している。他方、種々のグラフィカルユーザインターフェース(GUI)が開発されている。このようなGUIを効率よく動かしたいというユーザの要望がある。すなわち、1画面上に複数のウィンドウを表示するためには、解像度の大きな画面が必要である。また、マウスの応答性も良くしたいという要望がある。

【0003】とのような問題を解決するために、表示解像度が1024x768画素、色数256色の表示モードを有したグラフィックスコントローラ(第2グラフィックサブシステムよりも表示解像度の高い第1グラフィックサブシステム)が開発されている。

【0004】第1グラフィックサブシステムでは、解像 度の増加に見合う処理速度を得るために、描画専用のコ プロセサ(グラフィックシステムプロセッサ:GSP) を含んでいる。

【0005】しかしながら、従来第1グラフィックサブシステムを動作させる場合には、第2グラフィックサブシステムを有したパーソナルコンピュータにアダプタカードを介して第1グラフィックサブシステムを接続し、第2グラフィックサブシステムから第1フラフィックサブシステムに切り替えて使用する必要がある。このため、第2グラフィックサブシステム用ハードウエアと第1グラフィックサブシステム用ハードウエアの両方を用意する必要があり、ハードウエア構成が複雑となり、操作性も良くない。

【0006】また、第2グラフィックサブシステムで構築したソフトウエア資産を承継するため、第1グラフィックサブシステムにおいても、第2グラフィックサブシステム用アブリケーションプログラムを実行したいという要望がある。

[0007]

【発明が解決しようとする課題】上述したように、従来は、第2グラフィックサブシステムを有したパーソナルコンピュータにおいて、第2グラフィックサブシステムよりも解像度の高い第1グラフィックサブシステムを動作させる場合、アダブタカードを用いて第1グラフィックサブシステムを外部接続し、切り替え回路を介して第2グラフィックサブシステムから第1グラフィックサブシステムに切り替えて使用していた。このため、ハードウエア回路が複雑になるとともに、操作性も良くないという欠点があった。

【0008】また、第2グラフィックサブシステムで構築したソフトウエア資産を承継するため、第1グラフィックサブシステムにおいても、第2グラフィックサブシステム用アブリケーションプログラムを実行したいという要望がある。

【0009】さらに、アブリケーションプログラムの中には、ウインドウを意識せず、VGAのフル画面モードでのみ表示を行なうように作られたプログラムがあり、このようなプログラムも第1グラフィックサブシステムを用いて実行したいという要望がある。

【0010】との発明の目的は、第1グラフィックサブシステムのハードウエアを内蔵し、第1グラフィックサブシステムのウインドウ表示と第2グラフィックサブシステムのフル画面モードでの表示を混在してフラットパネル表示装置の同一画面上に表示することのできる表示制御方式を提供することである。

[0011]

【課題を解決するための手段】との発明の表示制御システムは、フラットパネル表示装置をサポートする第1グラフィックサブシステムと;前記第1グラフィックサブシステムを用いて、CRT表示装置をサポートする第2グラフィックサブシステムをエミュレートする手段と;50 および前記第1グラフィックサブシステムのウィンドウ

表示と第2グラフィックサブシステムのフル画面モード での表示を混在して前記フラットパネル表示装置の同一 画面上に表示する手段とを備えている。

[0012]

【作用】 この発明によれば、CPUによりアクセスされ る、第2グラフィックサブシステム用ビデオRAMエリ ア(第2ビデオRAMエリア)と、GSPによりアクセ スされる、第1グラフィックサブシステム用ビデオRA Mエリア(第1ビデオRAMエリア)とを備えている。 CPUは、第2グラフィックサブシステムのフル画面モ 10 ードで表示するように作られたアプリケーションプログ ラムを実行し、第2ビデオRAMエリアに表示データを 書き込む。GSPは、すでに第1グラフィックサブシス テム用ウインドウが設定された第1ビデオRAMエリア の所定の位置にウインドウを切り、第2グラフィックサ ブシステムのフル画面モードでの表示を行なうことによ り、第1グラフィックサブシステムのウインドウと第2 グラフィックサブシステムにおけるフル画面モードとの 混在表示を行なう。

【0013】 このように、CPUがVGAのフル画面モ 20 ードでの表示を行なうアプリケーションプログラムを実 行した場合、GSPは第1グラフィックサブシステム用 VRAMエリアの所定の位置にウィンドウを切り、そと にフル画面をセットし、第1グラフィックサブシステム の表示解像度(例えば1024x768画素)でフラッ トパネル表示装置に表示するので、VGAのフル画面モ ードと、第1グラフィックサブシステムのウインドウと を混在して表示することができる。

[0014]

【実施例】以下、図面を参照しながら実施例を説明す る。図1は、この発明の一実施例を示す概念ブロック図 である。この発明の特徴は、第1グラフィックサブシス テムのハードウエアのみを装備して、第2グラフィック サブシステムをエミュレートすることである。

【0015】図1において、システムパス1には、メイ ンプロセッサとして作用する中央処理装置(CPU)3 が接続されている。CPU3は例えば32ピットのマイ クロブロセッサで構成されている。さらに、描画用コブ ロセサとしての機能を果たすグラフィックシステムプロ セサ (GSP) 5が接続されている。ビデオRAM (V RAM) 7は機能的に第1 および第2のエリア7 a. 7 cに分かれている。第1のエリアでaは、第1のグラフ ィックサブシステム (例えば1024x768画素、2 56色の高解像度ディスプレイアダプタ) に利用され、 GSP5のみによりアクセスされる。第2のエリア7c は、第2グラフィックサブシステム (例えばVGA) に 利用され、CPU3およびGSP5によりアクセスされ る。第1エリア7c内の斜線部分7bには、CPU3か ら第2エリア7cに書き込まれた図形作成コマンドおよ びそのコマンドに対応する図形作成処理プログラムが書 50 ツルメント社製のTMS34020が適用できる。

き込まれる。すなわち、パーソナルコンピュータの電源 を立ち上げると、イニシャライズルーチンが実行され、 初期設定が行われる。ディスクオペレーティングシステ ムでは電源を立ち上げると、第2グラフィックサブシス テム、たとえばVGAモードで動作するように構成され ている。従って、初期設定において、VGAモード用エ ミユレーションプログラムをエリア7bにダウンロード CPU3からはエリア7cだけが見えている。 すなわち、高解像度ディスプレイアダプタ用のVRAM 7にVGA用の仮想空間が形成される。VGA用に作ら れたアプリケーションプログラムが実行されると、CP U3は表示データをエリア7cにセットする。GSP5 はVGAモードであることを検出すると、エリア7cの データをエリア7aに転送する。図2はこの発明の表示 制御システムの一実施例を示す詳細ブロック図である。 なお、図1と同一部には同符号を付してその説明を省略 する。

【0016】アドレスコントローラ13は、第2グラフ ィックサブシステムモード (例えば、VGA) における 表示スクリーンのスタートアドレスや、カーソルアドレ スなどの指定を第1グラフィックサブシステムモード (例えば1024x768ピクセルの高解像度ディスプ レイアダプタ) におけるアドレスに変換する。

【0017】アドレスフラッグ29はCPU3によりあ るアドレスが指定されたことをを示すフラッグである。 例えば、VGA用につくられたアプリケーションプログ ラムがBIOS (Basic Input and O utput System)をアクセスしたことを示す フラッグ、メモリ4をアクセスしたことを示すフラッ グ、シーケンサ17をリセットしたことを示すフラッグ などで構成されている。従来VGAにおいて、CRTコ ントローラ内に設けられている各種表示制御用レジスタ の中には、実質必要ないレジスタも含まれているので、 この実施例では、図2のI/Oバッファ21のなかに、 その為のレジスタを設けず、フラッグのみをアドレスフ ラッグ29として持ち、データ格納容量のダウンサイジ ングをはかっている。

【0018】グラフィックシステムプロセッサ (GS P) 5 (第1グラフィックサブシステム) は描画用コプ 40 ロセッサであり、高解像度 (例えば1024x768画 素)で描画を行う。GSP5はGSPの動作モードや各 種フォーマットの指定を行うための1/0レジスタ (1 6ビット長)を有している。この1/0レジスタを用い て例えばインターレースモード (CRT)、ノンインタ ーレースモード (プラズマディスプレイ (PDP) や液 晶表示装置(LCD)等のフラットパネル表示装置)の 選択が行われ、選択された表示装置に対応した表示タイ ミング制御信号を出力するように構成されている。との ような、GSP5としては、例えば米国テキサスインス

【0019】アドレスパッファ15はVGAモードにおいて使用されるパッファであり例えばFIFO(First-In First-Out)レジスタで構成されている。アドレスパッファ15はVGAモードにおいてCPU1から出力されたアドレスデータをアドレスコントローラ13を介して順次格納する。すなわち、CPU3が図1のエリア7cのあるアドレスをアクセスすると、そのアドレスがアドレスパッファ15にかかれる。GSP5はアドレスパッファ15をボーリングし、そのアドレスの表示データが書き変わったことを知り、そのアドレスの表示データが書き変わったことを知り、そのアドレスの表示データを読みエリア7aに転送する。このようにすることにより、CPU3による表示データの響換に対して即GSP5が転送処理を行うので、画面の処理速度が早くなる。

【0020】フォーマットトランスレータ23は、第2グラフィックサブシステム(VGA)におけるVRAM7の表示データの配列を第1グラフィックサブシステムにおけるVRAM7の表示データの配列に変換する。この変換作業は、第1グラフィックサブシステムのVRAMにおける表示配列とは異なる表示配列を有する第2グラフィックサブシステムをエミュレートする場合にのみ使用され、第1グラフィックサブシステムモードでは、この回路はパススルーされる。

【0021】ビデオRAM7は、VGAモードにおいて使用される第2のビデオRAMエリア7cと高解像度モードにより使用される第1のビデオRAMエリア7aとで構成される。とれらのエリア7a、7bは1つのVRAMデュアルボートメモリで実現されている。

【0022】なお、VRAM7のシリアルポートから出力されたビデオデータはアトリピュートコントローラ25は受ちに供給される。アトリピュートコントローラ25は受け取ったビデオデータを1画素毎に内部のパレットに出力する。パレットは受け取った画素に対応したカラー値をD-A変換器(RAMDAC)27に出力する。RAMDAC27は受け取ったカラー値を、モニタに出力するためのアナログビデオ信号に変換する。

【0023】シーケンサ17は、CPU3とGSP5の VRAM7に対するアクセス要求を調節する機能を有す る。VGAモードでは、各レジスタは8ビットで構成さ れている。

【0024】 I/Oバッファ21はVGAモードにおいて、ホストCPU3から送られてくる制御コマンド、例えば従来存在したCRTコントローラに対する制御コマンドを保持する。グラフィックスコントローラ19は、VGAモードを実行するためにもうけられている機能であり、グラフィックスインデックスレジスタ(Graphics Index Register)、セット・リセット(Set/Reset)、イネーブルセット・リセット(Enable Set/Resetregi

ster)、カラーコンペア(Color Compareregister)、データローテート(DataRotate)、リードマップセレクト(ReadMap Select)、グラフィックスモードレジスタ(Graphics Mode Register)、ミスセラニアスレジスタ(miscellaneous Register)、カラードントケア(Color Don't Care)、ピットマスクレジスタ(Bit MaskRegister)などを備えている。なお、グラフィックスコントローラの詳細については、例えば米国Paradaise Systems、Inc.の"PVGAlA Paradise Video Graphics Array"に記載されている。以下、この発明の一実施例の動作ついて図3乃至図7を参照して説明する。

【0025】図3はCPU3の処理を示す動作フローで ある。電源の立ち上げに応答して、CPU3は、イニシ ャルプログラムモードをロードし、メモリチェック、レ ジスタチェックの他、各種初期設定を行なう。次に、C PU3はGSPプログラムをVRAMエリア7bにダウ 20 ンロードする。これは、外部記憶装置、例えばフロッピ ーディスクやハードディスク6からGSPプログラムを ダウンロードしてもよいし、ROM4からダウンロード してもよい。次に、ステップ35において、CPU3は GSP5をイニシャライズする。すなわち、CPU3は GSP5のメモリクリアや、各種レジスタのセット等の 初期設定処理を行なう。そして、ステップ37におい て、CPU3は、アプリケーションプログラムを実行す る。この結果、CPU3は、アプリケーションプログラ ムに従って、VRAMエリア7cに表示データをセット する。

【0026】一方、GSP5は図4に示すように、CP U3によりイニシャライズされることにより、VRAM エリア7bにセットされたGSPプログラムをフェッチ し(ステップ41)、解釈、実行する(ステップ4 3)。すなわち、GSP5は、ステップ45においてC PU3により実行されるアプリケーションプログラムの 表示制御に関する内容に応じて、VRAMエリア7cの 内容をリードし、VRAMエリアフaにイメージ展開す る。そして、ステップ47において、VRAMエリア7 aをスキャンし、表示装置に表示する。 このようにし て、GSPによりVGAモードがエミュレーションされ る。以下、アドレスバッファしちを使用する場合の、テ キストモードでの処理の例を図5を参照して説明する。 【0027】いま、図5のステップ51において、アプ リケーションプログラムがVRAMエリア7c (VGA VRAM) のアドレスαのコードを"A"から"B" に書き換えたとする。アドレスコントローラ13はこの アドレスの書換えを検知し、アドレスαをアドレスバッ 50 ファ (FIFOバッファ) 15 に書き込む。

【0028】GSP5は、ステップ53においてアドレ スパッファ15をリード (ポーリング) し、ステップ5 5において、バッファ15にアドレスが書かれているか どうか、すなわちアドレス書換えがあったかどうか判断 する。アドレスの書換えがあった場合には、ステップ5 7において、VGAのテキストコードVRAM (VRA Mエリア7c) のアドレスαをリードする。次に、ステ ップ59において、そのアドレスαに書かれている文字 コードをリードして、その文字コードに対応するフォン トアドレスを計算してアドレスβを求める。次に、ステ 10 ップ61において、VGAのフォントVRAMのアドレ スタからフォントをリードする。 さらに、ステップ63 において、VGAのアトリヒュートVRAMから対応す るカラーコードをリードする。次に、GSP5はそのカ ラーコードに対応するバレットデータを I / O バッファ 21からリードする。次に、GSP5はステップ67に おいて、VGAのアドレスαに対応するGSPのVRA Mアドレスァにフォントデータをライトする。次に、ス テップ71において、アドレスバッファ15のポインタ を1だけインクリメントし、上述したステップ53万至 20 71を繰り返す。との処理は、アドレスバッファ15に セットされているすべてのアドレスに対する処理が完了 するまで続行される。図6は図5に示す処理動作を概念 的に示す図である。

【0029】図7は、CRT表示装置に表示した場合の フル画面モードと、フラットパネル表示装置に表示した 場合のフル画面モードを概念的に示す図である。図7に 示すように、CRTの場合は、ピクセルサイズを変更で きるので、物理的画面一杯に640x480の表示解像 度で表示可能である。しかし、フラットパネル表示装 置、例えば液晶表示装置(LCD)の場合には、ピクセ ルサイズを変更できない。このため、1024x768 画素のVRAMエリア7aの中に、640x480画素 のウインドウを切り、とのウインドウをVGAのフル画 面モードとして表示する。VGAのフル画面モード表示 用に作られたアプリケーションプログラムは、例えば、 VRAMのアドレスO番地に"A"を書きなさいという ように、プログラムで指定する。従って、GSP5はC れを解釈して、第1VRAMエリア7aの所定のウイン ドウ位置に"A"を表示する。

【0030】なお、図7において、左上の画面と右下の画面は見た目に同じように見えるが、左上の画面は、ウィンドウを意識して作られたアブリケーションプログラムの場合であり、ウインドウの切られた位置を認識してそのウインドウ内のアドレスがアプリケーションプログラムにおいて指定される場合である。右下の画面では、アブリケーションプログラムは左下に示すように、640×480画素のVRAMエリアしか見えず、そのVRAMエリアの左上をアドレス0番地として指定する場合である。右下に示すフラットパネル表示装置に表示され

るフル画面モードの場合、1024x768画素のウィンドウのみが有効であるが、GSP5としては常に1024x768画素の高解像度表示を行なうので、その他の部分も表示される。

【0031】なお、上記実施例では、第2グラフィックサブシステムの具体例としてVGAを挙げたが、この発明は、VGAに限らない。すなわち、第2グラフィックサブシステムとしては、CRT表示を目的とした表示システムであれば何であってもよい。

【0032】また、上記実施例では、アドレスパッファを設け、このアドレスパッファにセットされたアドレス に対応するVRAMエリア7cのロケーションの内容を GSPがVRAMエリア7aに転送して、高速処理を図っているが、常にVRAMエリア7cをシーケンシャル にリードして、VRAMエリア7aに転送するようにしてもよい。

[0033]

【発明の効果】以上述べたように、この発明によれば、CPUによりアクセスされる、第2グラフィックサブシステム用ビデオRAMエリア(第2ビデオRAMエリア)と、GSPによりアクセスされる、第1グラフィックサブシステム用ビデオRAMエリア(第1ビデオRAMエリア)とを備えている。CPUは、第2グラフィックサブシステム用アブリケーションプログラムを実行し、第2ビデオRAMエリアに表示データを書き込む。GSPは、第1ビデオRAMエリアの所定の位置に、第2グラフィックサブシステムにおけるフル画面モードの表示データを設定し、高解像度(1024x768画素)で表示を行なう。

30 【0034】 とのように、ファームウエアにより、第2 グラフィックサブシステム例えば V G A のフル画面モードを第1 グラフィックサブシステム用表示画面(例えば 1024 x 768画素)のウインドウに切ることができるので、第1 グラフィックサブシステムのフル画面モード表示との混在表示が可能となる。

【図面の簡単な説明】

【図1】との発明の表示制御方式の一実施例を示す概念 図:

40 【図2】図1に示す概念を実現した例を示すブロック図;

【図3】CPUの処理動作を示すフローチャート。

【図4】GSPの処理動作を示すフローチャート。

【図5】VGAモードにおいて、テキストモードでの処理をエミュレートする場合の処理を示すフローチャー

【図6】図5に示す処理フローの動作を示す概念図。

0 x 4 8 0 画素のVRAMエリアしか見えず、そのVR 【図7】第1グラフィックサブシステムのウィンドウと AMエリアの左上をアドレス0番地として指定する場合 第2 グラフィックサブシステムのフル画面モードでの表 である。右下に示すフラットパネル表示装置に表示され 50 示画面をフラットパネル表示装置に混在表示させること


10

を示す概念図。【符号の説明】


1…システムパス、3…CPU、5…グラフィックシステムプロセッサ (GSP)、7…ビデオRAM (VRAM)、13…アドレスコントローラ、15…アドレスパ*


* ッファ、17…シーケンサ、19…グラフィックスコントローラ、21… I/Oパッファ、23…フォーマットトランスレータ、25…属性コントローラ、27…RA MDAC、29…アドレスフラッグ。


[図1]




【図2】








[図5]



[図6]



【図7】

